以前一直用VHDL,不过现在改使用Verilog,通过学习VHDL和Verilog,他们其实本质上都一样
好多语句都有对应的语法支持,只要掌握思想了,用哪个语言都一样。
下面的这个网站,感觉不错,真的!
http://www.fpganotes.com