FPGA学习之开篇

这次主要是因为EEPW 的FPGA DIY的活动。由于也申请得到了一块开发板。但是一直也没有实现来公布自己的学习进程。故趁在家期间,也为了温故知新,故还是写一些简单的HDL代码,也是回报这个活动。

故就随着一些简单的程序而做一些相应的笔记吧。

但是由于EEPW的疏忽，FPGA的板子有一点小错误，板子不是很理想。但是对于学习而言,也就不用追究了。

我会根据板载能用的资源，写几个测试性的实例,也是供自己学习了吧。

可能由于自己的焊工,会有一些其他的错误，因为DIY活动,没有测试用例,这次也便是全面的测试一下整个板子的板载资源的好坏了。

程序中遵循一些代码设计的原则

寄存器变量一般会加_r,如data_r则表示为reg型。而data一般则会表示wire型
表示低有效的信号一般会在后加_n,如rst_n表示复位信号低有效