verdi 混合编译查看代码

verdi支持混合查看代码，但是需要提前将代码编译为lib

vhdl： vhdlcom -lib libname -2000 -f flist.f -- -lib libname 可不写（默认work.lib++）

verilog: vericom -lib libname -sv -f flist.f

注：vhdlcom,vericom 编译使用相同的编译lib

编译完成后使用 verdi -lib libname -top top_mode_name 打开verdi

 

posted @ 2018-07-17 14:30  zxmind  阅读(830)  评论(0)  编辑  收藏  举报