基于IP核复用技术的SOC芯片——《Verilog与数字ASIC设计基础》读书笔记(二)

      为适应产品尽快上市的要求，现在ASIC设计越来越多地采用预先验证好的IP核（如存储器，视频编码解码器等）。

 

      IP核通常分为三种形式：硬核(Hard Core),软核(Soft Core)和固核(Firm Core).

         硬核：把在某一种专用集成电路工艺的(ASIC)器件上实现的，经验证是正确的，总门数在5000门以上的电路结构版图掩膜称为“硬核”。硬核以集成电路版图形式提交，经过实际的工艺流片验证，与工艺相关，实用价值高。COMS的CUP，DRAM,SRAM,E2PROM和Flash Memory以及A/D,D/A等都可以成为硬核，由于经过版图设计优化，IP硬核通常具有面积小，功耗低和性能高的特点，故可以被新的设计作为特定功能模块直接调用。但是由于用户得到的硬核一般是封装好的行为模块，故用户只能从外部测试硬核的性能，无法根据应用的需要进行修改和优化，也不能改变它的布局和工艺。

       软核：通常包括逻辑描述（RTL级和门级的HDL代码），电路网表和未物理实现的用于测试的文档等。与硬核相比，软核的灵活性最大，用户可以对软核的描述进行修改以符合自己的设计，然后综合到选定厂商的工艺上，通过布局布线实现具体的电路。

     固核：把在某一种现场可编程逻辑门阵列（FPGA）器件上实现的，经验证是正确的，总门数在5000门以上电路结构编码文件称为“固核”。介于硬核和软核之间，是可综合的，带有布局规则的的软核。他通常以RTL代码和对应具体工艺的电路网表混合描述的形式提交给用户，它具有一定的灵活性。允许用户重新定义关键的性能参数，内部连线也可以重新优化。