计算机处理器结构

中央处理器（CPU）

由运算器和控制器组成

运算器

负责完成算数、逻辑运算功能，通常由ALU（算数/逻辑单元）、寄存器、多路转换器、数据总线构成

控制器

负责访问程序指令，进行指令译码，并协调其他设备，通常由程序计数器（PC）、指令寄存器、指令译码器、状态/条件寄存器、时序发生器、位操作信号发生器组成

 

运算器：

程序计数器（PC）

用于存放下一条指令所在单元的地址

指令寄存器（IR）

存放当前从主存读出的正在执行的一条命令

指令译码器

分析指令的操作码，以决定操作的性质和方法

 

计算机执行指令过程

1. 处理器首先从PC中取出指令在内存中的地址，通过地址总线寻址获取
2. 把内存中取出的这条指令经数据总线送往指令寄存器中
3. 指令的操作码被送到指令译码器中译码，地址码则送到地址形成的部件，地址形成部件根据指令特征将地址码形成有效地址，取出数据参与操作

 

寄存器

用于暂存寻址和计算过程的信息。分为：

• 累加器

是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果。是通用寄存器的一种。

• 通用寄存器组

是CPU中的一组工作寄存器，用于暂存操作数或地址

• 其他寄存器

标志寄存器、指令寄存器

 

总线

• 总线是一种内部结构，它是CPU、内存、输入/输出设备传递信息的共用通道，主机的各部件通过总线互相连接，外部设备通过响相应的接口电路与总线连接，从而形成了计算机硬件系统
• 系统总线包含三种不同功能的总线，即数据总线（DB）、地址总线（AB）、控制总线（CB）
  • 数据总线（Data Bus）用于传递数据信息
  • 地址总线（Address Bus）专门用来传送地址
  • 控制总线（Control Bus）用来传送控制信号和时序信号
• 总线数据传输速率
  • 总线数据传输速率=时钟频率/每个总线包含的时钟周期*每个总线周期传送的字节数
  • 例如：某系统总线的一个总线周期包含3个时钟周期，每个总线周期中可以传送32位数据。若总线的时钟频率为33Mhz，则总线的带宽（即传输速率）应该是多少？
  • 根据上述公式得出：33MHz/3*32b=11M*32b

=11M*4B

=44MB/s

• 方式二：速度=传输数据总量/传输花费时间

=32bit/（3*1/33M）

=32*11Mbit/s

=44MB/s

 

CPU特性

• 指令周期

取出并执行一条指令所需的时间，也叫机器周期（取指、分析、执行）

• 总线周期

指CPU从存储器或I/O端口进行一次访问（存取一个字节）所需的时间，也称为主振周期

• 时钟周期

也成为震荡周期，是计算机最基本的、最小的时间单位。定义为时钟脉冲的倒数

• 它们之间的关系

一个指令周期可划分为一个或多个总线周期，根据指令不同，需要的总线周期也不同；而一个总线周期又可分为几个时钟周期，通常是4个时钟周期，有些计算机可能不同