2021年12月30日
FPGA设计之——DDR3
摘要： 一、硬件设计 1、DDR3颗粒一侧，控制线、地址线线序不能交换； 2、DDR3颗粒一侧，数据线可随意交换； 3、FPGA一侧，控制线、地址线、数据线均有专用引脚，需全部按要求连接。 这样一是为了硬件布线能通，二是保证了FPGA分配引脚时不会乱，按照专用引脚规定的分配即可。 如此设计，FPGA写DDR 阅读全文
posted @ 2021-12-30 10:34 最浪三叔 阅读(1682) 评论(0) 推荐(0) 编辑