2018年11月1日
三叔学FPGA系列之一：Cyclone V中的时钟资源
摘要： 之前的项目中更多的是有师兄提供经验和帮助，追求的是快速上手，所以不管对于硬件电路设计，还是verilog电路编程，甚至是FPGA内部的资源，都没来得及系统地学习，最近在做算法到电路的实现，正好系统学习，将感悟记于此，如有错误，欢迎指出、讨论。 原创不易，转载请转原文，注明出处，谢谢。 一、关于时钟引 阅读全文
posted @ 2018-11-01 12:44 最浪三叔 阅读(6660) 评论(1) 推荐(1) 编辑