赛灵思中文版技术文档资源汇总（持续更新）---知乎
https://zhuanlan.zhihu.com/p/390270351
本篇文章为赛灵思中文论坛资源汇总帖，包含了用户指南（中文版）、产品指南（中文版）和数据手册（中文版）三个板块，这三个板块是Xilinx技术支持团队为方便中文用户的使用，对原版资源的进行的中文翻译，希望能对大家有所帮助。
产品指南（中文版）
PG203 - UltraScale+ Integrated 100G Ethernet Subsystem v3.1: 产品指南 (v3.1)
文件类型: Product Guides 本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口，此端口支持广泛的用户自定义和统计数据收集。此专用块可为 100G MAC 和 PCS 逻辑提供针对 IEEE 1588-2008 双步硬件时间戳的支持。
PG195 - DMA/Bridge Subsystem for PCI Express v4.1 产品指南（中文版） (v4.1)
文件类型: Product Guides
赛灵思 DMA Subsystem for PCI Express® 可用于实现高性能、可配置的分散聚集 DMA，以供配合 PCI Express 3.x/4.x 集成块一起使用。此 IP 可
PG211 - 40G/50G High Speed Ethernet 子系统 v3.2 LogiCORE IP 产品指南（中文版） (v3.2)
文件类型: Product Guides
使用物理编码子层 (PCS) 或独立 PCS 实现 40G 或 50G 以太网媒体访问控制器 (MAC)。
PG213 - UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南（中文版） (v1.3)
文件类型: Product Guides 该核属于高带宽、高可扩展性且高可靠性的串行互连构建块解决方案，适用于基于 UltraScale+™ 架构的器件。
用户指南（中文版）
UG1414 - Vitis AI 用户指南（中文版） (v1.3)
文件类型: User Guides
本指南旨在描述 Vitis™ AI 开发套件，它属于全栈深度学习 SDK，适用于深度学习处理器。
UG1504 - Versal ACAP 系统和解决方案规划方法指南（中文版） (v2020.2)
文件类型: Methodology Guides
描述基于目标应用制定赛灵思 Versal™ ACAP 系统规划的设计方法论建议。
UG1387 - Versal ACAP 硬件、IP 和平台开发方法指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在描述推荐的设计方法，帮助用户在设计输入期间有效利用赛灵思 Versal™ ACAP 资源
UG1273 - Versal ACAP 设计指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述，并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。
UG1292 - UltraFast 设计方法时序收敛快捷参考指南 (中文版) (v2020.2)
文件类型: Methodology Guides
UltraFast™ 设计方法相关时序收敛步骤将以文本形式提供，便于打印及离线使用。这些步骤旨在帮助您实现更快的时序收敛，并从赛灵思器件及工具中获得最大价值。
UG1231 - UltraFast 设计方法快捷参考指南（中文版） (v2020.2)
文件类型: Methodology Guides
以三折页方式提供关键 UltraFast™ 设计方法步骤与相关辅助材料提示，便于印刷和离线使用。这些步骤目的在于助您实现更快的系统集成与设计实现，并从赛灵思器件与工具中获取最大的价值。
UG949 - UltraFast 设计方法指南（适用于赛灵思 FPGA 和 SoC）（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在描述推荐的设计方法，帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源，并加速完成设计实现和时序收敛。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。
相关资源文件：c_xtp301-design-methodology-checklist.zip
UG1387 - Versal ACAP 硬件、IP 和平台开发方法指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在描述推荐的设计方法，帮助用户在设计输入期间有效利用赛灵思 Versal™ ACAP 资源。
UG1388 - Versal ACAP 系统集成和验证方法指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在描述推荐的设计方法，帮助用户以赛灵思 Versal™ ACAP 为目标，满足设计收敛期间的性能目标。
UG1273 - Versal ACAP 设计指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述，并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。
UG1506 - Versal ACAP 开发板系统设计方法指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档所推荐的设计方法论着眼于帮助以赛灵思 Versal™ ACAP 为目标的用户采用正确方式设计开发板系统。
UG973 - Vivado Design Suite 用户指南：版本说明、安装和许可 (UG973)（中文版） (v2020.2)
更新兼容的第三方工具中的 Matlab 支持信息。
文件类型: Release Notes
提供新版本的 Vivado® Design Suite 概述，包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表，并包含指向可提供最新信息的答复记录的链接。
UG908 - Vivado Design Suite 用户指南：编程和调试（中文版） (v2020.2)
文件类型: User Guides
本文档旨在记述用于对赛灵思 FPGA 设计进行编程和调试的 Vivado® 工具。FPGA 编程包括从已实现的设计生成比特流文件和将此文件下载至目标器件。本文档还描述了如何进行设计调试，包括 RTL 仿真和系统内调试。
UG1305 - Versal 自适应计算加速平台（中文版）(v2020.2)
Available on GitHub
UG1273 - Versal ACAP 设计指南（中文版） (v2020.2)
文件类型: Methodology Guides
本文档旨在提供 Versal™ ACAP 硬件功能以及创建或移植设计时的块级注意事项的概述，并提供有关设计创建、仿真与调试的方法建议以及有关设计流程、启动和配置的建议。
UG1275 - 适用于 Versal ACAP 的 Xilinx Power Estimator 用户指南（中文版） (v2020.2)
本文档旨在介绍如何根据 Preliminary 级 Versal™ ACAP 架构描述来使用 Xilinx® Power Estimator (XPE)。
UG1283 - Bootgen 用户指南 (中文版) (v2020.2)
本 Bootgen 用户指南描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。
UG973 - Vivado Design Suite 用户指南 版本说明、安装和许可 (v2020.2)
文件类型: Release Notes
提供新版本的 Vivado® Design Suite 概述，包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表，并包含指向可提供最新信息的答复记录的链接。
UG583 - UltraScale 架构 PCB 设计: 用户指南 (v1.19)
文件类型: User Guides
本文档旨在描述使用 UltraScale™ 和 UltraScale+™ 器件进行 PCB 层面的设计和接口层面的设计的策略。
UG1197 - UltraFast Vivado HLS 方法指南 (中文版) (v2020.1)
文件类型: Methodology Guides
"本文档旨在为高效设计与验证提供一种全新方法，其中包含有关基于高层次综合及 IP integrator 的设计、并行开发流程、侧重于 IP 的设计的信息，以及设计复用和设计流程自动化脚本等的相关信息。"
UG949 - UltraFAST 设计方法指南（适用于 Vivado Design Suite）（中文版） (v2020.1)
文件类型: Methodology Guides
本文描述了用于实现赛灵思 FPGA 器件资源的有效利用以及在 Vivado® Design Suite 中加速设计实现和时序收敛的推荐设计方法论。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。
相关资源文件：c_xtp301-design-methodology-checklist.zip
UG1352 - Alveo 加速卡开发白皮书 (中文版) (v1.1)
有关如何利用赛灵思 Alveo 卡实现应用加速的简介，包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。
UG1391 - Vitis HLS 移植指南 (中文版) (v2020.1)
文件类型: User Guides
描述如何从 Vivado® 高层次综合移植到 Vitis™ 高层次综合。
UG896 - Vivado Design Suite 用户指南：采用 IP 进行设计 (中文版) (v2020.1)
文件类型: User Guides
描述如何使用 Vivado® 工具将来自赛灵思 IP 目录的即插即用 IP 模块（包括自定义封装的 IP）添加到您的设计中，并描述如何在设计中使用 IP、创建所需输出文件、管理和升级 IP 以及利用 IP 对设计进行仿真。
UG571 - UltraScale 架构 SelectIO 资源用户指南（中文版） (v1.12)
文件类型: User Guides
描述 UltraScale™ 和 UltraScale+™ 器件中可用的 SelectIO™ 资源。
UG1283 - Bootgen 用户指南 (中文版) (v2020.1)
文件类型: User Guides
本文档摘自 UG1416 中的“Bootgen 工具”章节，描述了如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal™ ACAP 器件生成启动镜像。
UG973 - Vivado Design Suite 用户指南 发布说明、安装和许可 (v2020.1)
文件类型: Release Notes
提供新版本的 Vivado® Design Suite 概述，包括有关新增功能和功能变更信息、软件安装需求以及许可信息。其中还提供了已知问题列表，并包含指向可提供最新信息的答复记录的链接。
UG1292 - UltraFast 设计方法时序收敛快捷参考指南 (中文版) (v2020.1)
文件类型: Methodology Guides
UltraFast™ 设计方法相关时序收敛步骤将以文本形式提供，便于打印及离线使用。这些步骤旨在帮助您实现更快的时序收敛，并从赛灵思器件及工具中获得最大价值。
UG1231 - UltraFast 设计方法快捷参考指南 (中文版) (v2020.1)
文件类型: Methodology Guides
以三折页方式提供关键 UltraFast™ 设计方法步骤与相关辅助材料提示，便于印刷和离线使用。这些步骤目的在于助您实现更快的系统集成与设计实现，并从赛灵思器件与工具中获取最大的价值。
UG1301 - Alveo 数据中心加速器卡入门指南 (中文版) (v1.4)
文件类型: User Guides
介绍赛灵思 Alveo™ 数据中心加速器卡的解包、安装和启动。
UG1370 - Alveo U50 数据中心加速器卡安装指南 (中文版) (v1.5)
文件类型: User Guides
描述赛灵思 U50 Alveo™ 数据中心加速器卡的解包、安装和启动。
UG906 - Vivado Design Suite 用户指南：设计分析与收敛技巧 (中文版) (v2019.2)
文件类型: User Guides
详细介绍 Vivado® 工具的功能特色，包括 FPGA 设计的逻辑和时序分析以及工具生成的报告和消息。探讨达成时序收敛的方法，包括审查时钟树和时序约束、设计布局规划以及实现运行时间与设计结果的平衡。
UG902 - Vivado Design Suite 用户指南：高层次综合（中文版） (v2019.2)
文件类型: User Guides
有关使用
Vivado® 高层次综合 (HLS) 的详细信息以及相关概念的概述。Vivado HLS 可将 C、C++ 或 SystemC
语言设计规格转换为寄存器传输级 (RTL) 代码以供 Vivado 工具进行综合和实现。包含 HLS 编码样式和命令参考。
UG949 - UltraFast 设计方法指南 (适用于 Vivado Design Suite) (中文版) (v2019.2)
文件类型: Methodology Guides
描述建议的设计方法如何实现赛灵思 FPGA 器件资源的有效利用，如何在 Vivado 设计套件中加快设计实现和时序收敛。提供建议方法成立的理由，以便支持并作出明智的设计决策。
UG1197 - UltraFAST 高效设计方法指南 (中文版) (v2019.2)
文件类型: Methodology Guides
"它为高效设计与验证工作提供了一种新的方法，包括高层次综合与基于 IP 集成器的设计相关信息、并行开发流程、侧重于 IP 的设计、以及设计重复利用和用于设计流程自动化的脚本。"
UG1289 - Alveo U200 和 U250 数据中心加速器卡用户指南 (中文版) (v1.1.1)
文件类型: User Guides
其中对 Alveo™ U200 和 U250 数据中心加速器卡进行了详细描述，这两种卡属于围绕赛灵思 Virtex® UltraScale+™ 技术设计制造的外围部件互连高速 (PCIe®) Gen3 x16 兼容卡。
UG1314 - Alveo U280 数据中心加速器卡用户指南 (中文版) (v1.3)
文件类型: User Guides
介绍赛灵思 Alveo™ U280 数据中心加速器卡的建立、配置和设计流程。
UG1120 - Alveo 数据中心加速器卡平台用戶指南 (中文版) (v1.1)
文件类型: User Guides
描述每个数据中心卡可用的 Alveo™ 平台。
UG998 - 采用 Vivado 高层次综合开展 FPGA 设计的简介（中文版） (v1.1)
文件类型: Methodology Guides
FPGA、硬件设计与 Vivado® 高层次综合 (HLS) 简介，包括编译器的工作方式、建议的使用方法、代码示例以及验证。提供有关围绕计算的算法、围绕控制的算法、多个程序的集成以及应用的验证的信息。
UG1371 - Alveo U50 数据中心加速器卡用户指南 (中文版) (v1.2)
文件类型: User Guides
其中对 Alveo™ U50 数据中心加速器卡进行了详细描述，该卡属于围绕赛灵思 Virtex® UltraScale+™ 技术设计制造的外围部件互连高速 (PCIe®) 单 Gen3 x16 或双 Gen4 x8 兼容卡。
数据手册（中文版）
DS962 - Alveo U200 和 U250 数据中心加速器卡数据手册（中文版） (v1.3.1)
文件类型: Data Sheets
描述赛灵思 Alveo™ U200 和 U250 加速器卡的规格。
DS963 - Alveo U280 数据中心加速器卡数据手册 (中文版) (v1.3)
文件类型: Data Sheets
描述赛灵思 Alveo™ U280 卡的规格
DS965 - Alveo U50 数据中心加速器卡数据手册 (中文版) (v1.5)
文件类型: Data Sheets
描述赛灵思 Alveo™ U50 加速器卡的规格。
DS922 - Kintex UltraScale+ FPGA 数据手册：DC 和 AC 开关特性 (中文版) (v1.15)
文件类型: Data Sheets
包含对应于 DC 和 AC 开关特性的 Kintex® UltraScale+™ FPGA 规格。
DS923 - Virtex UltraScale+ FPGA 数据手册：DC 和 AC 开关特性 (中文版) (v1.15)
文件类型: Data Sheets
包含对应于 DC 和 AC 开关特性的 Virtex® UltraScale+™ FPGA 规格。
DS925 - Zynq UltraScale+ MPSoC 数据手册：DC 和 AC 开关特性 (中文版) (v1.17)
文件类型: Data Sheets
包含对应于 DC 和 AC 开关特性的 Zynq® UltraScale+™ MPSoC 规格。
DS926 - Zynq UltraScale+ RFSoC 数据手册：DC 和 AC 开关特性 (中文版) (v1.5)
文件类型: Data Sheets
Zynq UltraScale+ RFSoC 数据手册：DC 和 AC 开关特性。
