会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
图图张_H
博客园
首页
新随笔
联系
订阅
管理
随笔 - 15
文章 - 0
评论 - 0
阅读 -
8533
11 2021 档案
Verilog-UART串口通信协议
摘要:@[toc] # 一、通信特点 > **uart :异步、串行、全双工** > 一般描述某种通信的特点为:**同步/异步 , 串行/并行 , 半双工/全双工** **同步**:要求一个芯片控制另一芯片的时序,一般,两者之间至少采用一个总线连接以控制时钟(“时钟线”), 其中主机主动控制时钟线(通过时
阅读全文
posted @
2021-11-29 23:23
anzg256
阅读(1096)
评论(0)
推荐(0)
编辑
公告
昵称:
anzg256
园龄:
4年3个月
粉丝:
2
关注:
4
+加关注
<
2025年3月
>
日
一
二
三
四
五
六
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
随笔分类
(15)
51单片机(2)
FPGA(3)
Verilog(6)
数电(3)
总线协议(1)
随笔档案
(15)
2023年4月(3)
2023年3月(1)
2023年2月(1)
2023年1月(4)
2022年12月(1)
2022年5月(2)
2021年11月(1)
2021年2月(2)
阅读排行榜
1. Verilog-实现时钟分频(1KHZ、奇、偶分频,占空比为50%)(2275)
2. Verilog-UART串口通信协议(1096)
3. 浅谈Moore型和Mealy型以及序列检测状态图(939)
4. 关于电路的输入阻抗和输出阻抗(836)
5. Verilog-实现基于状态机的序列检测--一段式状态机、二段式状态机、三段式状态机(526)
点击右上角即可分享