02 2021 档案

Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
摘要：一、将系统时钟50MHZ分为占空比为50%的1khz时钟 本篇文章使用Xilinx公司的ISE软件 1. 频率：1HZ 周期为1/1HZ=1s。按照这个计算公式计算出频率为1khz的周期为1ms 2. 因为占空比为50%，在写代码时需要一个0.5ms的计数器 PS: 占空比：占空比是指在一个脉冲循环 阅读全文
posted @ 2021-02-24 20:18 anzg256 阅读(2275) 评论(0) 推荐(0) 编辑
verilog-实现按键消抖模块
摘要：1.按键消抖原理 轻触按键：相当于是一种电子开关，按下时开关接通，松开时开关断开，实现原理是通过轻触按键内部的金属弹片受力弹动来实现接通和断开。 说明： 如上图，产生的抖动次数以及间隔时间均是不可预期的，这就需要通过滤波来消除抖动可能对外部其他设备造成的影响。一般情况下抖动的总时间会持续20ms以内 阅读全文
posted @ 2021-02-16 16:12 anzg256 阅读(471) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示