阅读排行榜

1 2 3 下一页
Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
anzg256 2021-02-24 20:18 阅读:2275 评论:0 推荐:0 编辑
Verilog-UART串口通信协议
anzg256 2021-11-29 23:23 阅读:1096 评论:0 推荐:0 编辑
浅谈Moore型和Mealy型以及序列检测状态图
anzg256 2022-12-19 17:49 阅读(940) 评论(0) 推荐(0) 编辑
关于电路的输入阻抗和输出阻抗
anzg256 2022-05-15 20:27 阅读:836 评论:0 推荐:0 编辑
Verilog-实现基于状态机的序列检测--一段式状态机、二段式状态机、三段式状态机
anzg256 2023-01-13 22:14 阅读(527) 评论(0) 推荐(0) 编辑
1 2 3 下一页
点击右上角即可分享
微信分享提示