随笔分类 -  Verilog

Verilog语法总结
摘要：1、整数 integer 整数（正数 0 负数）是一种通用的寄存器数据类型，用于对数量进行操作，整数的默认位宽为宿主机的字的位数，与具体实现有关，最小为32位。 reg和integer：reg的寄存器类型变量为无符号数 integer的寄存器类型变量为有符号数 举例： integer counter 阅读全文
posted @ 2023-03-28 22:36 anzg256 阅读(285) 评论(0) 推荐(0) 编辑
Verilog-实现基于状态机的序列检测--一段式状态机、二段式状态机、三段式状态机
摘要：一、状态机的基本概念 ##1.为什么要使用状态机 硬件设计需要并行设计思想，而用Verilog描述的电路大多都是并行实现的，但是对于实际的项目工程，往往需要让硬件来做一些具有顺序的工作，这就要用到状态机的思想。状态机简单的来说就是通过不同的状态迁移来完成一些特定的顺序逻辑 ##2. 构成状态机的基本 阅读全文
posted @ 2023-01-13 22:14 anzg256 阅读(527) 评论(0) 推荐(0) 编辑
Verilog-实现使用计数器得到特定时间的高脉冲信号
摘要：一、概述 本篇博客主要介绍：使用计数器来得到自己想要的的一段脉冲信号。 二、实现方法及代码 1、框图，端口及相关信号 2、代码实现 Verilog实现 `timescale 1ns/1ps module data_cnt ( input clk, //50MHZ 20ns input rstn, i 阅读全文
posted @ 2023-01-11 21:12 anzg256 阅读(105) 评论(0) 推荐(0) 编辑
Verilog-实现脉冲边缘检测电路
摘要：一、摘要 本篇博客主要记录使用Verilog实现对脉冲的上升沿和下降沿检测； 下面的链接是博主所写的“基于basys2的按键消抖”，其中状态机实现按键消抖使用了本篇博客所介绍的边缘检测电路。 https://www.cnblogs.com/zqh1126/p/14406822.html 二、电路结构 阅读全文
posted @ 2023-01-07 16:54 anzg256 阅读(499) 评论(0) 推荐(0) 编辑
Verilog-实现时钟分频（1KHZ、奇、偶分频，占空比为50%）
摘要：一、将系统时钟50MHZ分为占空比为50%的1khz时钟 本篇文章使用Xilinx公司的ISE软件 1. 频率：1HZ 周期为1/1HZ=1s。按照这个计算公式计算出频率为1khz的周期为1ms 2. 因为占空比为50%，在写代码时需要一个0.5ms的计数器 PS: 占空比：占空比是指在一个脉冲循环 阅读全文
posted @ 2021-02-24 20:18 anzg256 阅读(2276) 评论(0) 推荐(0) 编辑
verilog-实现按键消抖模块
摘要：1.按键消抖原理 轻触按键：相当于是一种电子开关，按下时开关接通，松开时开关断开，实现原理是通过轻触按键内部的金属弹片受力弹动来实现接通和断开。 说明： 如上图，产生的抖动次数以及间隔时间均是不可预期的，这就需要通过滤波来消除抖动可能对外部其他设备造成的影响。一般情况下抖动的总时间会持续20ms以内 阅读全文
posted @ 2021-02-16 16:12 anzg256 阅读(471) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示