会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
zhoulei888
博客园
首页
新随笔
联系
订阅
管理
2018年9月11日
verilog时钟分频设计
摘要: 参考: https://blog.csdn.net/moon9999/article/details/75020355 1.偶分频模块设计 偶分频意思是时钟模块设计最为简单。首先得到分频系数M和计数器值N。 M = 时钟输入频率 / 时钟输出频率 N = M / 2 如输入时钟为50M,输出时钟为2
阅读全文
posted @ 2018-09-11 10:33 zhoulei888
阅读(693)
评论(0)
推荐(0)
编辑
公告