verilog ram读写ip核

一、问题描述

平台是ISE。我想实现调用ram ip核，先写进去一段数据，再读取这段数据，选用的是单口ram。

ADDRA：地址位。写的时候先赋地址，再给DINA赋数据就写进去了；读的时候直接赋地址，DOUTA就有数据了。

DINA：写数据位，

WEA：写使能位，

DOUTA：读数据位，

二、遇到的问题

　现在报错说地址寄存器addra 连了多个驱动。考虑是不是要换成双口ram。

　 换成双口ram后果然可以了。

三、使用双口ram。

 

调试成功，先写了数据再读取数据。

 四、还是有问题

输入数据端口dina   想设为reg型，但是因为他是input型，不能设为reg型。。不知道怎么解决，只能暂时不设为input型。