摘要： 2013-01-09 10:44:57周三FPGA_4K2K_WW02.pptx 总结：这一周我主要是在PANEL板子上调试LVDS Format Conversion。我在modelsim上进行功能仿真时，产生的信号源比较有规律，特殊化了，因此有很多Bugs没有观察出来。后来用804A信号源进行测试时就发现该信号源DE有效行固定为2160，DE有效值固定为960，而DE有效行中无效值不固定，DE无效行的行数和个数不固定。因此DPRAM的存储方式也要做相应的变化。我是将DE有效行和DE无效行分开处理。1、数据处理模块：实现将两个时钟内的数据组合输出，需要这样处理的数据有两组。两组数据处理完后得 阅读全文