摘要： DDR3频率自适应 FRC理解！参考来源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html转帖注意：uniphy：IP核设置步骤：Memory clock frequency：给DDR的时钟频率1、对FPGA PHY设置PLL reference clock frequency：FPGA时钟引脚输入的时钟，供DDR的PLL使用时钟频率（关键设置）。工程用27MHZFull or half rate on Avalon-MM interface： FULL---verilog逻辑部分数据位宽X2，速度/2，，达到了降频 阅读全文

摘要： 一头老驴，掉到了一个废弃的陷阱里，很深，根本爬不上来。主人看它是老驴，懒得去救它了，让它在那里自生自灭。那头驴一开始也放弃了求生的希望，每天还不断地有人往陷阱里面倒垃圾。按理说老驴应该很生气，应该天天去抱怨，自己倒霉掉到了陷阱里，它的主人不要它，就算死也不让它死得舒服点，每天还有那么多垃圾扔在它旁边。 可是有一天，它决定改变自己的态度，它每天都把垃圾踩到自己的脚下，从垃圾中找到残羹来维持自己的生命，而不是被垃圾所淹没。终于有一天，它重新回到了地面上。快乐工作提示： 无论现实多么不如人意，我们也可以慢慢积累。很多时候，决定一切的是态度，有了正确的态度，就可以将压力转化为动力，踏上成功的舞台。有. 阅读全文