摘要： LVDS OUTPUT只能锁定在BANK0或者BANK2上，而LVDS INPUT无此要求。由于在仿真ALTLVDS_RX中发现信号线rx_dpa_locked并没有锁住。后来发现是我初始化出错了。在洪鸿榕的调试下，我学到了modelsim中用字母I、O可以放大和缩小波形，在输入信号端口上右击可以强制对输入信号进行赋值，这样可以不受testbench的影响（要能灵活应用，GOOD！）。在《ug_altlvds.pdf》文档中第36/105页中语句1如图1所示，再结合第38/105页初始化步骤（程序的步骤就要严格按照这个来写，所以一定要吃透并理顺），可以发现我自己对信号rx_fifo_reset 阅读全文