[转帖]verilog中reg和wire类型的区别和用法
摘要:
来源:http://apps.hi.baidu.com/share/detail/22828402 http://hi.baidu.com/fany0902/blog/item/42eb5cf4e867d2cd7831aa6c.html reg相当于存储单元,wire相当于物理连线Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽,缺省为1位。变量的每一位可以是0,1,X,Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。线型数据包括wire,wand,wor等几种类型 阅读全文
posted @ 2011-08-04 16:33 zlh840 阅读(1349) 评论(0) 推荐(1) 编辑