[转载][文档]. 艾米电子 - 参数与常量,Verilog
摘要:
来源:张亚峰的博客园 http://www.cnblogs.com/yuphone/archive/2010/12/18/1909772.html内容1 常量HDL代码经常在表达式和数组的边界使用常量。这些值在模块内是固定的,不可修改。一个很好的设计惯例是用符号常量取代这些hard literal,这样做可使代码清晰,便于后续维持及修改。在Verilog中,可以使用localparam(本地参数)来声明常量。比方说,我们可以声明一个数据总线的位宽及数据范围为:view sourceprint?1localparam DATA_WIDYH = 8, 2DATA_RANGE = 2**DATA_W 阅读全文
posted @ 2011-07-12 10:27 zlh840 阅读(314) 评论(0) 推荐(0) 编辑