2011年3月13日

[转帖](原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70)

摘要： 来源：http://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.html(原创) 深入探讨inout port (SOC) (Verilog) (VHDL) (Quartus II) (SignalTap II) (DE2-70) Abstractinout port在硬件是很特别的东西，本文从各种面象去讨论，包括如何用Verilog、VHDL撰写RTL? 如何用Verilog、VHDL写testbench做simulation，如何在SignalTap II去观察inout port?Introduction使用环境：Quart 阅读全文

posted @ 2011-03-13 09:20 zlh840 阅读(3029) 评论(0) 推荐(0) 编辑

[转帖]INOUT双向端口仿真 三态门构成 三态门原理 三态门仿真

摘要： 来源：http://blog.sina.com.cn/s/blog_66eaee8f0100hrjl.htmlhttp://www.cnblogs.com/oomusou/archive/2011/02/21/inout_port.htmlINOUT双向端口仿真三态门构成三态门原理三态门仿真(2010-04-10 00:17:54) 转载分类： FPGA HDL语言的INOUT双向端口仿真暨三态门仿真------VHDL和VerilogHDL韦志恒 weizhiheng99@yahoo.com.cn概述 三态门是FPGA编程开发中经常遇到的一个问题。一个典型的应用就是TI的DSP的EMIF总线 阅读全文

posted @ 2011-03-13 09:19 zlh840 阅读(2687) 评论(0) 推荐(0) 编辑

[笔录]博客及源程序 出处

摘要： 时间：2011.03.13http://oomusou.cnblogs.com/真 OO无双http://blog.sina.com.cn/s/blog_66eaee8f0100hrjl.html赤松子耶的博客收藏夹导出<!DOCTYPE NETSCAPE-Bookmark-file-1><!-- This is an automatically generated file.It will be read and overwritten.Do Not Edit! --><META HTTP-EQUIV="Content-Type" CONTE 阅读全文

posted @ 2011-03-13 08:52 zlh840 阅读(1845) 评论(0) 推荐(0) 编辑

导航