电源测试DCDC
摘要：
测试项目 1.输出纹波 2.动态响应 Transient 3.负载调整率 Load Regulation 4.Jitter Vds Spike MOS 管的Vds电压 效率 Efficency 开机电源波形Rise Time&OverShoot Fall Time&Under Shoot下电波形 O 阅读全文
posted @ 2024-07-03 16:52 尔康君 阅读(4) 评论(0) 推荐(0) 编辑
Windows SVN状态图标显示
摘要：
参考源:https://www.cnblogs.com/citrus/p/16561196.html 简介 装了某些软件后发现文件夹和文件的Tortoise SVN状态图标不显示，在网上搜了一些方法。 解决方法 win+r呼出运行窗口，在 运行里 输入 regedit 进打开注册表， 计算机\HKE 阅读全文
posted @ 2024-06-24 14:20 尔康君 阅读(3) 评论(0) 推荐(0) 编辑
RJ45定义
摘要：
通过设备上的串行接口（RJ-11 插孔），无需分配 IP 地址便可通过 RS-232 (115200 8N1) 连接直接访问设备的命令行接口。 阅读全文
posted @ 2024-04-11 09:17 尔康君 阅读(7) 评论(0) 推荐(0) 编辑
POE供电网络设计
摘要：
理论基础 POE(Power over Ethernet ) 供电流程 供电设备 (PSE) 受电设备 (PD) IEEE802.3af 和 IEEE802.3at 标准允许 PoE 有两种 2 线对的供电方案，如下所述： Alternative A (Mid-Span): 利用信号线 (1,2,3 阅读全文
posted @ 2024-04-10 10:26 尔康君 阅读(13) 评论(0) 推荐(0) 编辑
Allegro DRC 封装间距消除
摘要：
DRC 报错 Package to Package Spacing 解决方案 放弃检测封装间距 Setup-> Constraints->Modes 把 Package to Package 选项选择 off 后重新刷新 DRC 阅读全文
posted @ 2024-01-29 14:45 尔康君 阅读(169) 评论(0) 推荐(0) 编辑
Cadence 17.4 Allegro 创建异形焊盘Shape
摘要：
Cadence 17.4 Allegro 创建异形焊盘Shape 整理者：ZHOU 邮箱：zjvskn@gmail.com 除了常规焊盘以外的焊盘非规则焊盘需要通过Cadence Allegro PCB来画 一 新建图形 Allegro->File->New 选择类型为Shape Symbol 设置 阅读全文
posted @ 2024-01-10 16:20 尔康君 阅读(980) 评论(0) 推荐(0) 编辑
EDA365 Skill找不到Cadence安装路径的原因与解决办法
摘要：
软件版本 Cadence 17.4 参考来源:https://blog.csdn.net/weixin_42837669/article/details/119832994 EDA365 Skill 安装，无法检测到Cadence安装路径，请确认Cadence软件是否已经安装. 以下未尝试 阅读全文
posted @ 2023-12-21 14:41 尔康君 阅读(279) 评论(0) 推荐(0) 编辑
