FB

FB即feed back。将输出电压分压后接至此管脚，此管脚在芯片内部连接这比较器，与Vref进行比较，如果FB脚电压低了，那就提高开关的占空比，高了就降低占空比，以此达到稳定电压的目的。FB最好是从用电设备接入点进行分压，可以减少线路压降（对大电流较明显），实际上可根据电路板布局进行改进。

 

FB是反馈功能作用。将当前输出电压风压后反馈到芯片的比较器，得出当前输出电压的参数，自动的调整输出电压的一个闭环管脚，稳定DC的工作电压！

 

 

芯片设计七大步，有两步看不到电路

第一步，用Verilog编写电路，这个过程是看不到电路图的，就是一堆描述性语言，以代码形式呈现。

第二步，跑数字仿真，用到的工具有VCS或MMSIM等工具。仿真的目的是看写出来的设计能不能正常工作，这个过程也看不到电路，还是一堆源代码。

第三步，跑完仿真后，将源代码转换成标准单元电路（Standard Cell）。

第四步，用IC-Compiler等工具进行布线，就是把标准单元电路找到对应的位置，用软件进行自动连线，这个过程需要和芯片的制造工艺进行辅助配合。

第五步，再将标准单元电路填入图形，按设计需求连线，形成版图图形。

第六步，完成版图后，还不能马上交付芯片厂生产，谁知道那些单元的连线没连好，造成噪音干扰，导致功耗升高、性能降低。为了消灭潜在bug，需要分别进行设计规则验证、和布局与原理图验证。

第七步，两大验证通过后，就可以把版图制成GDSII电子文件，交给芯片厂流片（小批量试制）。

第八步，流片后对芯片检测，如果芯片功能正常，符合设计要求，OK，让芯片厂大规模生产。