用Verilog语言设计一个3-8译码器

case语句

if_case语句

源码下载

从码云下载

posted @ 2019-04-07 21:07  AR0X1V  阅读(3449)  评论(0)    收藏  举报