摘要： 首先，开发工具为ISE14.7,能用的最高版本了，为什么不用VIVADO？因为Spartan-6太low了啊，人家根本不支持。 第一次上电遇到的问题是板子的时钟问题，必须要通过PLL时钟才可用。这里注意电路设计中，FPGA的I/O引脚是成对的，P-N，正确的晶振时钟信号应该街道P脚。 阅读全文