摘要： 在FPGA中PWM信号常用计数器和比较器产生：一个固定的周期，根据计数器比较值改变占空比（分母不变改变分子）。下面是一个使用累加器生成PWM信号的例子，高电平时间不变，通过改变脉冲周期（分子不变改变分母）的方式获得PWM信号。后面的方式代码简洁，并且能节省不少资源。modulePWM(clk, PWM_in, PWM_out);inputclk;input[7:0] PWM_in;outputPWM_out;reg[8:0] PWM_accumulator;always@(posedgeclk) PWM_accumulator <= PWM_accumulator[7:0] + PWM_ 阅读全文

摘要： 一、锁存器锁存器（latch）---对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一... 阅读全文