FPGA Player

好记性不如烂笔头

导航

上一页 1 ··· 19 20 21 22 23

2012年8月11日 #

连接操作符(将两个或更多表达式连接起来全并成一个表达式)

摘要: Verilog 用花括号将被连接的表达式括起来,括号中各表达式用逗号“,”分隔开来。 例 a = 1‘b1; b = 2’b00; c = 6‘b101001; d = {c[5:3], a};%d的值为 4’b1011 e = {{4{d}},b}; 复制符“{{}}”将一个表达式放入双重括号中, 阅读全文

posted @ 2012-08-11 08:09 中国的孩子 阅读(649) 评论(0) 推荐(1) 编辑

上一页 1 ··· 19 20 21 22 23