中国的孩子 - 博客园

IAR EWARM安装时报Fatal Error[Cp001]: Copy protection check, No valid license found for this product [24]

摘要： Fatal Error[Cp001]: Copy protection check, No valid license found for this product [24] 在正常完成安装IAR EWARM v6.03后，在工程编译中出现以下错误： "Fatal Error[Cp001]: Co 阅读全文

posted @ 2021-02-23 10:03 中国的孩子阅读(11020) 评论(0) 推荐(0) 编辑

INTEL FPGA去隔行IP DEMO

摘要：（1）Products -> Intellectual Property (2)Video Processing (3)Getting Started下面可以找到相关demo.Cyclone V GT FPGA Development Board的demo有关于去隔行IP的相关用法。（4）Down 阅读全文

posted @ 2021-02-19 15:23 中国的孩子阅读(210) 评论(0) 推荐(0) 编辑

FPGA烧写程序总是失败

摘要：我有一台笔记本和一个台式机。最近用台式机烧写程序时台式机总是烧写失败，要么提示 Error (209040): Can't access JTAG chain，要么就提示别的错误，两个星期来反复尝试，一次也不能成功。但是如果用笔记本烧写却可以。求教朋友，并按他的要求从官网上下载了一个program 阅读全文

posted @ 2019-09-10 09:02 中国的孩子阅读(2890) 评论(0) 推荐(0) 编辑

在matlab中如何将16进制数写入.txt文档0也要写入

摘要： fprintf(fid, '%04x', a); 阅读全文

posted @ 2019-07-16 22:53 中国的孩子阅读(1371) 评论(0) 推荐(0) 编辑

将博客搬至CSDN

摘要：将博客搬至CSDN 阅读全文

posted @ 2019-06-01 11:43 中国的孩子阅读(334) 评论(0) 推荐(0) 编辑

mixer中动态Alpha通道处理案例

摘要：本案例处理的是RGB+a，每个色彩的采样为10位位宽。 1、在Mixer IP中打开Alpha Blending Enable 和Alpha Input Stream Enable。这样在Block Diagram中可以看到din0_data位宽为80位，而dout_data依然为60位位宽。 2、阅读全文

posted @ 2018-10-29 18:04 中国的孩子阅读(671) 评论(1) 推荐(0) 编辑

Verilog有符号数处理

摘要：内容主要摘自以下两个链接： https://www.cnblogs.com/LJWJL/p/3481995.html https://www.cnblogs.com/LJWJL/p/3481807.html 现在FPGA编译器都支持verilog有符号运算的综合，并且综合后的有符号数都是以补码形式存阅读全文

posted @ 2018-09-06 18:18 中国的孩子阅读(8916) 评论(0) 推荐(0) 编辑

GXB动态重配置

摘要：可选择重配置逻辑（Optional Reconfiguration Logic）使能选项： • Capability registers • Control and status registers • PRBS soft accumulators (Native PHY IP core only 阅读全文

posted @ 2018-08-27 14:48 中国的孩子阅读(1089) 评论(0) 推荐(0) 编辑

c语言结构体定义的几种形式

摘要：转自https://blog.csdn.net/ziguo2010/article/details/79897327 1、最常用定义方式：定义结构体data，此时结构体相当于一个类型，比如int，如需使用此结构体，方法同int 转自https://blog.csdn.net/ziguo2010/ar 阅读全文

posted @ 2018-08-17 09:35 中国的孩子阅读(878) 评论(0) 推荐(0) 编辑

NIOS II 之串口学习

摘要： UART中有6个寄存器分别为control, status, rxdata, txdata, divisor，endofpacket. 的寄存器是16位位宽的。 UART会产生一个高电平的中断，当接收到数据或者准备好发送下一个字符时 UART IP核使用逻辑0表示mark,逻辑1表示space. 1 阅读全文

posted @ 2018-08-16 20:54 中国的孩子阅读(827) 评论(0) 推荐(0) 编辑

FPGA Player

导航

公告