FPGA Player

摘要： 1、PCOMMA与MCOMMA指什么？ PCOMMA是指RD-部分的数据，MCOMMA是指RD+部分的数据。 2、risk信号作用？ risk信号来指示有效的K码。 如果不选择用8b10b来编码，是需要对齐的。无论是选择64b/66b还是None。 3、对齐的边界（alignment boundar 阅读全文

摘要： 目的：保持直流平衡DC Balance）。 running disparity() 8bit原始数据会分成两部分，其低5位会进行5B/6B编码，高3位则进行3B/4B编码，这两种映射关系在当时已经成为了一个标准化的表格。 人们喜欢把8bit数据表示成Dx.y的形式，其x=5LSB(least sig 阅读全文

摘要： function Coef = LowPassHb(Fs,Fpass,Apass,n) % -- Fs sample frequency % -- Fpass % -- Apass(dB) % -- n stage of the half band fir fp = Fpass*2/(Fs); de 阅读全文

摘要： % Fs --Data rate % Fpass --pass band % Fstop --Cutoff frequencies % Apass --Passband ripple % Astop --Stopband ripple % Q_Bit --Quantization bits func 阅读全文

摘要： integer step_file; //文件要定义成integer //open the file Initial Begin step_file = $fopen("F:/Company/Src/txt/step.v","r"); file_ekxdn =$fopen("F:/Company/S 阅读全文

摘要： Ila在使用过程中Capture mode可选， write_hw_ila_data 把从ILA中读出的数据写入文件中。 Syntax write_hw_ila_data [-force] [-csv_file] [-vcd_file] [-quiet] [-force] 覆盖已经存在的文件 [-c 阅读全文

摘要： （1）多通道系数处理 系数的格式 （1） 每组系数的长度必须一样长； （2）多组系数依次连接即可; 添加多组系数后会，FIR IP核在生成时会多出以下几个信号 .s_axis_config_tvalid(cfg_valid), // input wire s_axis_config_tvalid . 阅读全文

摘要： 一：generate Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以 阅读全文

摘要： 【例 5.3】用 always 过程语句描述的简单算术逻辑单元 阅读全文

摘要： 声明为”DEBUG”,即使没有连接到其他模块，也不会被优化掉。但并不是所有的信号都是在声明为“debug”属性之后就不会优化掉。(2)同一个bank中能设置一个电平。（3） 阅读全文