FPGA Player

好记性不如烂笔头

导航

上一页 1 ··· 9 10 11 12 13 14 15 16 17 ··· 23 下一页

2017年3月8日 #

I2C笔记

摘要: SCL:上升沿将数据输入到每个EEPROM器件中;下降沿驱动EEPROM器件输出数据。(边沿触发) SDA:双向数据线,为OD门,与其它任意数量的OD与OC门成"线与"关系。 一、协议 1.空闲状态 I2C总线总线的SDA和SCL两条信号线同时处于高电平时,规定为总线的空闲状态。此时各个器件的输出级 阅读全文

posted @ 2017-03-08 22:09 中国的孩子 阅读(352) 评论(0) 推荐(0) 编辑

2017年2月10日 #

$clog2(转)

摘要: (转http://www.xilinx.com/support/answers/44586.html) 13.2 Verilog $clog2 function implemented improperly SEARCH </form> (转http://www.xilinx.com/support 阅读全文

posted @ 2017-02-10 17:28 中国的孩子 阅读(1852) 评论(0) 推荐(0) 编辑

2017年2月3日 #

timescale

摘要: `timescale 1ns/100ps 表示时延单位为1ns, 时延精度为100ps。`timescale 编译器指令在模块说明外部出现, 并且影响后面所有的时延值。 阅读全文

posted @ 2017-02-03 16:58 中国的孩子 阅读(576) 评论(0) 推荐(0) 编辑

2017年1月20日 #

verilog基础--altera培训

摘要: 参数化 Localparam :与prameter一样,但不能被重写。 Verilog-2001 格式, module mult_acc #(parameter size = 8 ) (...); 数字格式:size、tick、letter和实际数字本身。 可以增加s,表示数字的符号或者2元互补。 阅读全文

posted @ 2017-01-20 17:25 中国的孩子 阅读(652) 评论(0) 推荐(0) 编辑

2017年1月8日 #

verilog中的function用法与例子

摘要: 转http://www.cnblogs.com/hfyfpga/p/4280946.html 函数的功能和任务的功能类似,但二者还存在很大的不同。在 Verilog HDL 语法中也存在函数的定义和调用。 1.函数的定义 函数通过关键词 function 和 endfunction 定义,不允许输出 阅读全文

posted @ 2017-01-08 16:27 中国的孩子 阅读(2463) 评论(0) 推荐(0) 编辑

2017年1月5日 #

HDMI IP学习笔记

摘要: 在HDMI的IP核中点击,生成例子。找到./simulaion/mentor文件夹,把modelsim路径转到该路径下,即可仿真。 阅读全文

posted @ 2017-01-05 14:49 中国的孩子 阅读(708) 评论(0) 推荐(0) 编辑

2017年1月3日 #

include使用中注意的问题

摘要: 发现include文件不必添加,但是一定要放在工程路径下,不然就找不到,或者也可以在文件上写出完整的路径。 可以修改路径为'include "../src/enc_defines.v" 阅读全文

posted @ 2017-01-03 11:44 中国的孩子 阅读(197) 评论(0) 推荐(0) 编辑

2016年12月7日 #

PCIE学习

摘要: PCIe在传输中用8b/10b编码,所以单PCEe2.0的有效带度是4Gb/s x2模式将用于内部接口而非插槽模式 PCIe卡能使用在至少与之传输通道相当的插槽上(例如x1接口的卡也能工作在x4或x16的插槽上)。一个支援较多传输通道的插槽可以建立较少的传输通道(例如8个通道的插槽能支援1个通道)。 阅读全文

posted @ 2016-12-07 15:15 中国的孩子 阅读(651) 评论(0) 推荐(0) 编辑

2016年12月5日 #

HDMI学习

摘要: 市面上大多4K显示器都配备了HDMI 1.4接口,仅能实现30Hz的刷新率,不足以带来流畅的显示效果, 酱紫情况,就算是搭配了HDMI 2.0高清线也是无法发挥其作用。只有更先进的HDMI 2.0标准,则能 够实现60Hz的刷新率 阅读全文

posted @ 2016-12-05 19:48 中国的孩子 阅读(569) 评论(0) 推荐(0) 编辑

2016年11月23日 #

(转)modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核)

摘要: 原地址modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核) 原地址modelsim10.0C编译ISE14.7的xilinx库(xilinx ip核) 1.打开D:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\compxlibgui.exe,nt6 阅读全文

posted @ 2016-11-23 22:51 中国的孩子 阅读(1001) 评论(0) 推荐(0) 编辑

上一页 1 ··· 9 10 11 12 13 14 15 16 17 ··· 23 下一页