FPGA Player

好记性不如烂笔头

导航

上一页 1 ··· 7 8 9 10 11 12 13 14 15 ··· 23 下一页

2017年11月2日 #

1, 2, and 4 symbols per clock中数据排列

摘要: 图片来自High-De€nitionMultimedia Interface (HDMI) IP Core User Guide 在自己处理的过程中很多细节的东西必须要清楚。 今天想自己从RGB数据中提取RAW数据。 阅读全文

posted @ 2017-11-02 16:40 中国的孩子 阅读(452) 评论(0) 推荐(0) 编辑

2017年10月30日 #

RGB转换成YCbCr

摘要: clear all; close all; clc; img=imread('colorbar.jpg');%('ngc6543a.jpg'); %img=mat2gray(img); %[0,1]; [m n dim]=size(img); imshow(img); %picture RGB img=double(img); R=img(:,:,1); G=img(:,:,2); B=im... 阅读全文

posted @ 2017-10-30 16:58 中国的孩子 阅读(1840) 评论(0) 推荐(0) 编辑

RAW转换成RGB

摘要: clc; clear; close all; [filename,pathname]=uigetfile({'*.*','All Files (*.*)'},'Pick a file'); file = strcat(pathname,filename); % raw图的尺寸 row = 30; col = 72; % 读图 所读raw图为8位 fid=fopen(file, 'r'); B... 阅读全文

posted @ 2017-10-30 16:56 中国的孩子 阅读(6449) 评论(0) 推荐(0) 编辑

2017年10月17日 #

ROM的一种写法

摘要: module mr_rom_pll_valuemask_8bpc #( parameter NUMBER_OF_MIF_RANGE = 6, parameter ROM_DEPTH_FOR_EACH_MIF_RANGE = 7, parameter ROM_SIZE = 32, parameter 阅读全文

posted @ 2017-10-17 20:48 中国的孩子 阅读(502) 评论(0) 推荐(0) 编辑

IP之ALTIOBUF仿真

摘要: 这里实现了差分转单端的功能。 问题:差分信号的电平是怎样的?如果像平常一样不设置Pin Planner中的电平的话,编译会报错。 在Pin Planner中做了如下设置: `timescale 1 ns/ 1 ns; module altiobuf_ip_tb; reg datain; reg da 阅读全文

posted @ 2017-10-17 20:28 中国的孩子 阅读(1638) 评论(0) 推荐(0) 编辑

IP之ALTDDIO_in仿真

摘要: 需要添加altera_mf库,才可以仿真。 上升沿输出,把前一个时钟的数据输出来。 `timescale 1 ns/ 1 ns; module altddio_in_ip_tb; reg rst; reg clk; reg [7:0] datain; wire[7:0] dataouth; wire 阅读全文

posted @ 2017-10-17 20:26 中国的孩子 阅读(3005) 评论(0) 推荐(0) 编辑

IP之NCO仿真

摘要: NCO仿真要用.vo仿真模型,不能用.v文件 /***********************************************************************************/ /* /************************************* 阅读全文

posted @ 2017-10-17 20:25 中国的孩子 阅读(1686) 评论(0) 推荐(0) 编辑

CIC仿真

摘要: 在调用CIC时发现的,明确告诉调用那些库。 CIC的设置窗口。 该CIC滤波器有两个输入一个输出。与下面的相比,同样要输出两路信号,但输出速率要高。 修改成以下的设置 设置一个接口,两个通道。 该设置下有一个输入一个输出用于处理两路信号,输出速率相对要慢。有一个out_channel信号用于指示输出 阅读全文

posted @ 2017-10-17 20:24 中国的孩子 阅读(301) 评论(0) 推荐(0) 编辑

lpm_clshift ip仿真

摘要: 今天仿真了一下lpm_clshift ip 其中din为输入的信号,sh_out为输出的信号。 以上为IP的设置。 可以看到din 的00000010 对应的step的2,一个时钟后sh_out的输出为00001000。 阅读全文

posted @ 2017-10-17 20:21 中国的孩子 阅读(526) 评论(0) 推荐(0) 编辑

modelsim仿真中Altera库的用法

摘要: 添加altera 库 实例: 把建立lpm_mux IP时生成的.v文件lpm_mux_ip.v和编写的测试脚本文件放在一起,在modelsim中建立工程,把下面两个文件添加到工程中 直接compile ->simulation会报错 但在simulation library中添加上自己编译添加的l 阅读全文

posted @ 2017-10-17 20:15 中国的孩子 阅读(1272) 评论(0) 推荐(0) 编辑

上一页 1 ··· 7 8 9 10 11 12 13 14 15 ··· 23 下一页