FPGA Player

好记性不如烂笔头

导航

2018年8月11日 #

PLL与PHY的连接:通道绑定或者不绑定

摘要: 用到的术语: clock skew的产生 延时与时钟线的长度及被时钟线驱动的时序单元的负载电容、个数有关由于时钟线长度及负载不同,导致时钟信号到达相邻两个时序单元的时间不同于是产生所谓的clock skew 1、不绑定配置 在不绑定配置中,PLL只为Native PHY提供高速串行时钟,而低速的并行 阅读全文

posted @ 2018-08-11 11:04 中国的孩子 阅读(1455) 评论(0) 推荐(0) 编辑

4k项目--PHY通道绑定的两种模式

摘要: 1、通道绑定有两种模式: • PMA bonding• PMA and PCS bonding GT通道是不支持通道绑定的 2、PMA绑定 PMA绑定减少了PMA之间的通道之间的Skew。并且在PMA绑定中,只有PMA部分的数据路径是Skew补偿的, 而PCS是没有的。 (1)两种PMA绑定方案 在 阅读全文

posted @ 2018-08-11 11:03 中国的孩子 阅读(871) 评论(0) 推荐(0) 编辑

hdmi中深度色彩像素打包

摘要: 4个色彩像素包模式:24- 30- 36- 48- 不同模式下tmds时钟与与像素的比是位宽与24的比值 。 24 bit mode: TMDS clock = 1.0 x pixel clock (1:1) 。30 bit mode: TMDS clock = 1.25 x pixel clock 阅读全文

posted @ 2018-08-11 11:01 中国的孩子 阅读(2081) 评论(0) 推荐(0) 编辑

HDMI EDID 处理过程

摘要: DDC的参数 EDID是一种VESA 标准数据格式,其中包含有关监视器及其性能的参数,包括供应商信息、最大图像大小、颜色设置、厂商预设置、频率范围的限制以及显示器名和序列号的字符串。EDID数据标准:EDID(Extended Display Identification Data Standard 阅读全文

posted @ 2018-08-11 11:00 中国的孩子 阅读(6543) 评论(0) 推荐(0) 编辑

HDMI SCDC处理过程

摘要: SCDC State and Control Data Channel 接收端如果有SCDC,应该在E-EDID中包含一个有效的HF-VSDB,并且把SCDC_Present位设置为1。在访问SCDC之前,源端必须验证接收端E-EDID中,包含一个有效的HF-VSDB并且SCDC_Present位要 阅读全文

posted @ 2018-08-11 10:59 中国的孩子 阅读(9386) 评论(0) 推荐(0) 编辑

IOPLL动态重配

摘要: 连接 Avalon -MM接口 mgmt_waitrequest:当 PLL 重配置进程开始后,此端口变高并在 PLL 重配置期间保持高电平。 PLL 重配置进程完成后,此端口变低。 I/O PLL重配写操作步骤: 1、 为mgmt_address和mgmt_writedata设置有效值,并且使能m 阅读全文

posted @ 2018-08-11 10:58 中国的孩子 阅读(1158) 评论(0) 推荐(0) 编辑

C++与C语言在结构体上的区别

摘要: 用Nios 实现逻辑上很清楚,只是C++用switch语句后,写的很麻烦,主要是Switch语句很长吧。 另外要记录下:struct在C++中,在a文件中定义在b文件中定义变量是可以的,但在C语言中,定义变量时要加上struct 如下: 另外就是struct变量的赋值与初始化有区别。 阅读全文

posted @ 2018-08-11 10:44 中国的孩子 阅读(373) 评论(0) 推荐(0) 编辑

VIP之Switch

摘要: Switch II 最大能连接12路输入与12路输出 不能合并数据数 每个输入可以驱动多个输出 每个输出只能被一个输入驱动 当输入没有连接到输出时,可以禁止掉 每个被禁止的输入可以设置成停止或者消耗模式。停止模式时输入把它的ready信号拉低;消耗模式时输入把它的ready信号拉高; 支持最大4个并 阅读全文

posted @ 2018-08-11 10:26 中国的孩子 阅读(369) 评论(0) 推荐(0) 编辑

VIP之CSC

摘要: Color Space Converter II(CSC) 不同的色彩空间用于不同的设备。如RGB一般用于电脑显示器,YCbCr一般用于数字电视,IP还支持最小和最大的保护带【个人理解,这里的保护带似乎是说把数据限制在一定的范围】 进行色彩空间转换需要9个系数(coefficients)和三个被加数 阅读全文

posted @ 2018-08-11 10:25 中国的孩子 阅读(235) 评论(0) 推荐(0) 编辑

VIP之Scaler

摘要: VIP Scaller II 从以前的时序来看 当把2160p分辨率经过Scaller之后,变换为1080p输出的数据再经过CVO处理之后,输出的帧结构不正常,有效数据组成一个行,无效数据也是一行.而我们只需要保留一行数据就行,只能通过ScallerII的valid信号来控制Frame Buffer 阅读全文

posted @ 2018-08-11 10:24 中国的孩子 阅读(355) 评论(0) 推荐(0) 编辑

VIP之FrameBuffer

摘要: 2、VIP Frame Buffer 1、原来我是一直存在一个疑惑,demo上说VIP Frame Buffer输出是固定的60fps,但是在NiosII的程序中我没有找到设置输出为60fps的设置,怎么会这样呢? 想来想去觉得是CVO的dout_rdy信号实现了所谓的60fsp. 2、搞明白了什么 阅读全文

posted @ 2018-08-11 10:22 中国的孩子 阅读(375) 评论(0) 推荐(0) 编辑

VIP之MixerII

摘要: 1、VIP Mixer IIMixerII的每一个输入通道都必须通过Frame Buffer来或者Frame Reader驱动,才能保证数据在正确的时间送入到MixerII中。Downscale不能把输出的数据给Mixer,因为Mixer的输入要求是连续的数据,但是Downscale不能生成连续的数 阅读全文

posted @ 2018-08-11 10:19 中国的孩子 阅读(609) 评论(0) 推荐(0) 编辑

VIP之Clipper

摘要: 裁剪器II提供方法从视频流中选择有效区域并丢弃剩余部分。 指定有效区域的方式是从到边界的偏移量,或者给出有效区左上角的像素坐标和有效区的宽及高度。 裁剪器IP核通过读取Avalon-ST视频流中的控制包来处理改变的分辨率。用户也可以通过Avalon-MM接口实时修改裁剪器的参数设置。 裁剪器参数设置 阅读全文

posted @ 2018-08-11 09:22 中国的孩子 阅读(306) 评论(0) 推荐(0) 编辑