FPGA Player

好记性不如烂笔头

导航

2018年8月7日 #

HDMI ip中的时钟 vid_clk与ls_clk

摘要: 由TMDS_Bit_clock_Ratio、TMDS_clk和色彩深度,就可以确定出tmds_clk,cdr_clk,vid_clk和ls_clk之间的关系。 1、Tmds_clk时钟频率的确定: 原理:通过一个100M的时钟与被测时钟在一定时间内的计数,可以得到被测时钟的频率。 文件模块 mr_r 阅读全文

posted @ 2018-08-07 18:59 中国的孩子 阅读(6366) 评论(0) 推荐(0) 编辑