verilog中的多维数组
摘要：
reg arrayb [7:0] [0:255] ;//二维数组。 阅读全文
posted @ 2018-05-10 21:04 中国的孩子 阅读(4653) 评论(0) 推荐(0) 编辑
2018年5月10日 #
base_expr +: width_expr
摘要：
在Verilog-1995中，可以选择向量的任一位输出，也可以选择向量的连续几位输出，不过此时连续几位的始 末数值的index需要是常量。而在Verilog-2001中，可以用变量作为index，进行part select。[base_expr +: width_expr] //positive o 阅读全文
posted @ 2018-05-10 20:57 中国的孩子 阅读(311) 评论(0) 推荐(0) 编辑