FPGA Player

好记性不如烂笔头

导航

2018年3月23日 #

DDR II中的延时参数

摘要: CL (CAS latency) CL是从读命令发出到有效数据到DDR端口的延时,以时钟为单位。下图分别表示CL = 3和CL = 4的两种情况, 如果读命令在第n个时钟周期发出,CL = m,则读取的数据在第n+m个时钟时有效。 我们以MICRON 1Gb DDR2 SDRAM 为例, CL一般为 阅读全文

posted @ 2018-03-23 14:30 中国的孩子 阅读(5668) 评论(0) 推荐(2) 编辑