cyclone IV中DDR的一个疑惑
摘要：
的生成的DDR2 IP中DDR的时钟竟然是双向的，而在arria10中生成的DDR4则是输出，而DDR2的datasheet上也指出ck和ck#是输入，不知为什么？ inout mem_clk , inout mem_clk_n , 阅读全文
posted @ 2018-03-15 17:16 中国的孩子 阅读(670) 评论(0) 推荐(0) 编辑
2018年3月15日 #
cyclone IV中DDR的一个报错{Too many output and bidirectional pins per VCCIO and ground pair in I/O bank 8 }
摘要：
Error (169224): Too many output and bidirectional pins per VCCIO and ground pair in I/O bank 8 when the VREF pin C6 (VREFGROUP_B8_N0) is used on devic 阅读全文
posted @ 2018-03-15 17:10 中国的孩子 阅读(445) 评论(0) 推荐(0) 编辑