FPGA Player

摘要： 发送器时钟网络由发送器PLL到发送器通道，它为发送器提供两种时钟 高速串行时钟——串化器的高速时钟 低速并行时钟——串化器和PCS的低速时钟 在绑定通道模式，串行和并行时钟都是由发送器的PLL提供给发送器通道的。在未绑定通道模式，只有串行时钟到发送器通道，并行时钟由通道内部生成。 4种类型的发送器时 阅读全文

摘要： 最近在用Arria10。从480降到270的过程中，IOPLL出现问题，大概是说几个Bank的IOPLL已经被占用，没有空间再给别的IOPLL去适配。 因为在工程中，所用的PLL多达35个之多，其中明确为自己手动例化的IOPLL为8个，DDR占用3个Bank所以也会占用3个IOPLL。 一时之间不知 阅读全文