FPGA Player

好记性不如烂笔头

导航

2017年11月8日 #

实现1sym转换成2个sym送给CVI(VGA数据)

摘要: 现在用一种更简单的方式即可实现, 方案二: 该实现过程与方案一相比,节省了PLL和FIFO,但输出了一个vga_valid_o信号,该信号连接到CVI的vid_datavalid信号。以下是vid_datavalid信号的定义: 意思是,CVI II IP核只在vid_datavalid为高电平时, 阅读全文

posted @ 2017-11-08 15:48 中国的孩子 阅读(397) 评论(0) 推荐(0) 编辑

生成一帧图像的行场及有效信号

摘要: 阅读全文

posted @ 2017-11-08 11:36 中国的孩子 阅读(940) 评论(0) 推荐(0) 编辑