FPGA Player

好记性不如烂笔头

导航

2016年9月28日 #

nlms_step_get

摘要: module nlms_step_get( rst , clk , nd , din01_i, din01_q, din02_i, din02_q, dout01_step, dout02_step, dout_rdy ); 阅读全文

posted @ 2016-09-28 16:56 中国的孩子 阅读(168) 评论(0) 推荐(0) 编辑

MATLAB实现最优低通滤波器的函数

摘要: MATLAB实现最优低通滤波器的函数 % Fs --Data rate % Fpass --pass band % Fstop --Cutoff frequencies % Apass --Passband ripple % Astop --Stopband ripple % Q_Bit --Qua 阅读全文

posted @ 2016-09-28 16:14 中国的孩子 阅读(5364) 评论(0) 推荐(0) 编辑

UltraEdit配置

摘要: 1、如何在vivado中调用UltraEdit 1、语法高亮 支持不同的编程语言,但是要添加相就的文件,这样不同语言的关键字就可以高亮显示。 在高级-> 配置 –> 语法高亮,选择文档 2、背景设置 视图 –> 主题 3、字体设置 视图 –> 设置字体 通过按住Ctrl和鼠标中键可以改变字体的大小。 阅读全文

posted @ 2016-09-28 16:12 中国的孩子 阅读(397) 评论(0) 推荐(0) 编辑

Vivado 常见报错

摘要: 1、[Synth 8-2543] port connections cannot be mixed ordered and named 说明例化时最后一个信号添加了一个逗号。 2、 原因:报告说明有一个管脚没有进行分配。 3、 从文件列表中发现 当一些文件的路径改变后,原来文件路径因为找不到文件的就 阅读全文

posted @ 2016-09-28 16:11 中国的孩子 阅读(21453) 评论(0) 推荐(1) 编辑

I/O Planning

摘要: 同一个BANK的电压必须是一样的,而电气特性则可以不同。 最近GTX调不出来,原来是电平不对 电源的影响 示波器看电源纹波 VCCO是为BANK的IO输出供电.比如LVCMOS33的信号,这个BANK就要接3.3V. VREF是为某些特定的信号电平标准提供参考电压,比如DDR,DDR2等. 如果没有 阅读全文

posted @ 2016-09-28 15:54 中国的孩子 阅读(1341) 评论(0) 推荐(0) 编辑