FPGA Player

好记性不如烂笔头

导航

2015年7月20日 #

vivado用法

摘要: 声明为”DEBUG”,即使没有连接到其他模块,也不会被优化掉。但并不是所有的信号都是在声明为“debug”属性之后就不会优化掉。(2)同一个bank中能设置一个电平。(3) 阅读全文

posted @ 2015-07-20 22:46 中国的孩子 阅读(384) 评论(0) 推荐(0) 编辑