FPGA Player

摘要： 1、状态机设计Mealy 机方框图状态寄存器输出当前的信号，用来控制下一个状态是什么，和当前状态下的输出是什么。Moore机方框图2、状态机---3种类型二元的：（CPLD与阵列扇入比较多,寄存器比较少）S1 = 001， S2 = 010， S3 = 011， S3 = 100，etc。。。枚举的... 阅读全文

摘要： Verilog 用花括号将被连接的表达式括起来，括号中各表达式用逗号“，”分隔开来。 例 a = 1‘b1； b = 2’b00； c = 6‘b101001； d = {c[5：3]， a}；%d的值为 4’b1011 e = {{4{d}},b}; 复制符“{{}}”将一个表达式放入双重括号中， 阅读全文