FPGA Player

好记性不如烂笔头

导航

max10之pll时钟源切换

问题3:PLL切换功能中,多次切换可能造成PLL锁不定

    从现象看clkbadx信号是不影响的,但locked信号一定是有影响的。

 

posted on 2018-06-01 11:53  中国的孩子  阅读(536)  评论(0编辑  收藏  举报