FPGA Player

好记性不如烂笔头

导航

cyclone IV中DDR的一个疑惑

的生成的DDR2 IP中DDR的时钟竟然是双向的，而在arria10中生成的DDR4则是输出，而DDR2的datasheet上也指出ck和ck#是输入，不知为什么？

inout mem_clk ,
inout mem_clk_n ,

posted on 2018-03-15 17:16  中国的孩子  阅读(671)  评论(0)  编辑  收藏  举报