FPGA Player

好记性不如烂笔头

导航

IP之ALTIOBUF仿真

这里实现了差分转单端的功能。

问题:差分信号的电平是怎样的?如果像平常一样不设置Pin Planner中的电平的话,编译会报错。

在Pin Planner中做了如下设置:

`timescale 1 ns/ 1 ns;

module altiobuf_ip_tb;

reg datain;

reg datain_b;

wire dataout;

 

 

altiobuf_in_ip u_altiobuf_in_ip(

.datain ( datain ),

.datain_b ( datain_b ),

.dataout ( dataout )

);

initial

begin

  #0 datain = 1;

     datain_b = 0;

end

always

begin

 #5 datain = 0;

    datain_b = 1;

 #5 datain = 1;

    datain_b = 0;

end

endmodule

 同样要是直接在modelsim中建立工程仿真的话,需要添加IP库,我是把cyclonev的库统一编译之后,成下面的库,添加进来的。

 

 注意:

差分转单端IP两端的信号都是不可以用signal tapii采的。在IOE部分,没有寄存器。signal tapii是要用寄存器来采数的。

 

posted on 2017-10-17 20:28  中国的孩子  阅读(1639)  评论(0编辑  收藏  举报