FPGA Player

好记性不如烂笔头

导航

vivado用法

声明为”DEBUG”,即使没有连接到其他模块,也不会被优化掉。但并不是所有的信号都是在声明为“debug”属性之后就不会优化掉。

(2)同一个bank中能设置一个电平。

(3)

 

posted on 2015-07-20 22:46  中国的孩子  阅读(384)  评论(0编辑  收藏  举报