会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
burlingame
博客园
首页
新随笔
联系
订阅
管理
2021年4月21日
Logic strength modeling
摘要: 7.9 Verilog HDL提供了信号争用、双向通过门、电阻式MOS器件、动态MOS、电荷共享的精确建模,并通过允许标量净信号值具有全范围的未知值和不同强度级别或强度级别的组合来实现其他依赖于技术的网络配置。 强度规格应包含两个组成部分: A)净值的0部分的强度,称为强度0,指定为以下值之一:su
阅读全文
posted @ 2021-04-21 16:30 burlingame
阅读(150)
评论(0)
推荐(0)
编辑
公告