2020年5月22日
DC综合与Tcl语法结构概述
摘要： 转载：https://www.cnblogs.com/IClearner/p/6617207.html 1、逻辑综合的概述 synthesis = translation + logic optimization + gate mapping . DC工作流程主要分为这三步 Translation 阅读全文
posted @ 2020-05-22 10:59 burlingame 阅读(715) 评论(0) 推荐(0) 编辑
Topographical mode + dc_shell-t与dc_shell区别
该文被密码保护。 阅读全文
posted @ 2020-05-22 10:48 burlingame 阅读(0) 评论(0) 推荐(0) 编辑
数字设计中的时钟与约束(gate)
摘要： 转载：https://www.cnblogs.com/IClearner/p/6440488.html 最近做完了synopsys的DC workshop，涉及到时钟的建模/约束，这里就来聊聊数字中的时钟（与建模）吧。主要内容如下所示： ·同步电路与异步电路； ·时钟/时钟树的属性：偏移(skew) 阅读全文
posted @ 2020-05-22 10:01 burlingame 阅读(1825) 评论(2) 推荐(1) 编辑
Clock uncertainty
该文被密码保护。 阅读全文
posted @ 2020-05-22 09:51 burlingame 阅读(0) 评论(0) 推荐(0) 编辑