2017年10月22日
modelsim仿真正确FPGA运行不正确的可能原因 - cm4写寄存器错
摘要： 困住整整一周了，工作进行不下去，中午偶遇导师，指导意见是有两种可能： 1. FPGA编译器优化代码，可以考虑把综合过程中所有的warning排查一下 2. verilog里有不可综合的语句。 又及，原有的功能模块完全正确，自己改写的不行，导师说那是自己写的时序不对，仿正确的模块看modesim里自己 阅读全文
posted @ 2017-10-22 15:55 tszs_song 阅读(2260) 评论(0) 推荐(1) 编辑