2015年7月17日

Spartan-6 FPGA SelectIO Resources User Guide 笔记4 I/O Pins Note for PCB

摘要： All VCCO pins on the FPGA must be connected, even if a bank is unused.the HSWAPEN pin must be either connected directly to GND, or forcedLow by anothe... 阅读全文

posted @ 2015-07-17 17:08 kakegaenonai 阅读(361) 评论(0) 推荐(0) 编辑

Spartan-6 FPGA SelectIO Resources User Guide 笔记3 Supply Voltages for the IOBs

摘要： 1.The VCCO supplies, one for each of the I/O banks2.VCCINT is the main power supply for the internal FPGA logic3.VCCAUX is an auxiliary（辅助） source of ... 阅读全文

posted @ 2015-07-17 16:51 kakegaenonai 阅读(422) 评论(0) 推荐(0) 编辑

Spartan-6 FPGA SelectIO Resources User Guide 笔记2 SelectIO Attributes/Constraints

摘要： 1.Location Constraint 用于分配I/O端口NET LOC = "";Example:NET MY_IO LOC=R7;2.IOSTANDARD Attribute 用于选择IO标准如LVCMOS25，LVDS_25等NET IOSTANDARD=””;3.Output Sl... 阅读全文

posted @ 2015-07-17 16:37 kakegaenonai 阅读(481) 评论(0) 推荐(0) 编辑

Spartan-6 FPGA SelectIO Resources User Guide 笔记1 可配置的阻抗

摘要： 1.SPARTAN-6支持的LVDS电平标准3.3或者是2.5。2.可编程的差分阻抗 NET DIFF_TERM = "";3.可编程的输出终端电阻OUT_TERM = UNTUNED_可编程的输入终端电阻IN_TERM = UNTUNED_SPLIT_Only NONE (default)... 阅读全文

posted @ 2015-07-17 15:55 kakegaenonai 阅读(728) 评论(0) 推荐(0) 编辑

F28335 时钟（转载：http://blog.csdn.net/cherishlei/article/details/8044967）

摘要： 时钟电路的原理框图在使用有源晶振作为外部的时钟源时，DSP片内的晶体振荡电路会被旁路，外部的时钟信号有XCLKIN管脚输入DSP。看门狗定时器取OSCCLK信号作为其输入。C28x的内核会将输入的CLKIN信号转换为SYSCLKOUT信号（这就是通常我们提到的那些150MHz的信号）。SYSCLKO... 阅读全文

posted @ 2015-07-17 08:03 kakegaenonai 阅读(647) 评论(0) 推荐(0) 编辑

导航