2016年2月26日

使用tcl文件分配管脚

摘要: 之前在进行简单的设计的时候,分配管脚比较少,就用的pin planner一个一个输入。现在在做一个大的系统,这样做就太麻烦,在网上搜到了用tcl文件分配管脚的方法。 步骤如下: 首先生成tcl文件,具体做法是project--Generate Tcl Files for project,注意不要勾选 阅读全文

posted @ 2016-02-26 22:48 Try_Hard 阅读(1714) 评论(0) 推荐(2) 编辑

将verilog文件转化为bsf文件

摘要: Block Symbol File——块符号文件,后缀为.bsf. Block Design File——块设计文件,后缀为.bdf. bdf文件针对整个设计,相当于电路原理图,而bsf文件针对设计中某一个功能实现,相当于原理图中的某个元件。 通过将verilog HDL文件转化得到bsf文件,加入 阅读全文

posted @ 2016-02-26 22:29 Try_Hard 阅读(3750) 评论(0) 推荐(0) 编辑

导航