Homography Matrix - 博客园

简历项目描述【zz】

摘要：最近收到一些同学的简历，感觉虎头蛇尾，前半段的自我介绍之类的写的不错，后面的项目经验和技能掌握情况就写的逊色很多。有可能是技术掌握的不好，怕人家深问，所以惜字如金；也有可能是烂熟于心，张口就来，就等着别人问了；又或者语文学得实在不怎么样，写不出来；应该不会是想让我们帮你写吧！！！不管什么原因吧，项目经验描写的越详细对求职越有帮助！一般简历到公司后会有HR或者直接技术部的人来看，HR一般对技术... 阅读全文

posted @ 2010-08-11 15:40 Homography Matrix 阅读(3710) 评论(0) 推荐(1) 编辑

ASIC/SoC后端设计作业流程剖析

摘要： ASIC/SoC后端设计作业流程剖析Toshiba(美国) 秦晓凌Trident(上海) 潘中平关键词 place route DSM megacell clock_tree STA OPT ECO 引言众所周知,ASIC产品是从用硬件描述语言(verilog HDL,VHDL)开始进行数字逻辑电路设计的,经过相关的仿真、综合出门级网表、验证直至完成电路布局布线并优化,最终经流片成功形成的芯片... 阅读全文

posted @ 2010-08-05 10:37 Homography Matrix 阅读(1532) 评论(0) 推荐(2) 编辑

linux命令

摘要： shell(1)统计当前目录下子各个文件夹大小du --max-depth=1 -hll：list all obejects in detaillt: list all obejects in timing orderln: link a sourcecd -: alternate between recent two diretorytop:report cpu resourcedf：repor... 阅读全文

posted @ 2010-06-11 18:10 Homography Matrix 阅读(309) 评论(0) 推荐(1) 编辑

ISE约束--UCF编辑的入门介绍[zz]

摘要： From: http://xilinx.eefocus.com/yq000cn/blog/70-01/185475_6dce2.html摘要：本文主要通过一个实例具体介绍ISE中通过编辑UCF文件来对FPGA设计进行约束，主要涉及到的约束包括时钟约束、群组约束、逻辑管脚约束以及物理属性约束。XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：• “Attr... 阅读全文

posted @ 2010-06-04 14:20 Homography Matrix 阅读(5894) 评论(0) 推荐(1) 编辑

USB3.0

摘要： [1] super speed protocola. ctrl transfer1).setup if(ACK with SeqNum==1 & NumP==1)enter Data or Status stageelse if(ACK with RTY or ERDY not in flow ctrl state)Resend SETUP DPelse if(NRDY)enter flo... 阅读全文

posted @ 2010-04-06 19:16 Homography Matrix 阅读(420) 评论(0) 推荐(1) 编辑

Verilog 零碎

摘要：（1）过程块内要使用局部变量时，要将过程块加上标签always@（posedge clk）begin: do_reqreg [7:0] item;reg done;```````end 阅读全文

posted @ 2010-03-09 10:12 Homography Matrix 阅读(332) 评论(0) 推荐(1) 编辑

NC verilog【zz】

摘要： 2008.09.04 NCVerilog设计秘诀与点评（红色括号与文字）是我的点评1. This approach allows completely transparent mixed language, mixed-level, and mixed cycle-event simulations. It also lays the foundation for mixed signal sim... 阅读全文

posted @ 2010-02-02 16:51 Homography Matrix 阅读(4509) 评论(0) 推荐(1) 编辑

Clock Tree Synthesis

摘要： from： http://hi.baidu.com/rymonwang/blog/item/c5b4a9fae8c0498c9e5146a1.htmlclock tree synthesis是asic设计中的一步，它的目的是使时钟尽量在同一时刻去驱动所有的触发器，这也就是所说的同步电路，这里的同一时刻是要求时钟到所有触发器的相位相同，因为有的触发器离clk源端比较远，需要好多个周期才能到。这里就出... 阅读全文

posted @ 2010-01-25 11:09 Homography Matrix 阅读(2284) 评论(0) 推荐(1) 编辑

Glue logic

摘要： gule logic的中文含意是“胶连逻辑”，它是连接复杂逻辑电路的简单逻辑电路的统称。例如，一个ASIC芯片可能包含许多诸如微处理器、存储器功能块或者通信功能块之类的功能单元，这些功能单元之间通过较少的粘合逻辑连接起来。在印制板（PCB）层，粘合逻辑可以使用具有较少逻辑门的“粘合芯片”实现，例如PAL、GAL、CPLD等。 "Do not add... 阅读全文

posted @ 2010-01-15 15:06 Homography Matrix 阅读(578) 评论(0) 推荐(1) 编辑

pulse ack_req

摘要： [代码]pulse ack_req 阅读全文

posted @ 2009-12-30 16:18 Homography Matrix 阅读(364) 评论(0) 推荐(1) 编辑

李开复对话云惟彬：并不是每个人都适合创业

摘要： ChinaVenture北京时间12月16日上午消息，据台湾媒体报道，创新工场CEO李开复与在台湾很火的微博服务Plurk联合创始人云惟彬针对创业问题进行了对话，李开复表示，创业家要有期望值，但是目标要踏实。李开复指出，并不是每个人都适合创业，创业者身上最重要的特质是要有渴望，他的眼睛会发出火光，另外，魄力、个人魅力、坚韧也是创业家的重要基因。李开复称，中国大学生现在有股创业的狂热，热到我都... 阅读全文

posted @ 2009-12-29 17:23 Homography Matrix 阅读(192) 评论(0) 推荐(1) 编辑

燃起对研究的激情

摘要： from:http://blog.sina.com.cn/s/blog_4caedc7a0100gsq0.html 互联网数据管理组实习生整理：戚冬杰 “研究规范” 是微软亚洲研究院面向实习生推出的一个分享研究经纬的讲座系列。视觉计算组高级研究员马毅的开讲，揭开了这一系列的序幕。马毅，成长于四川，就学于北京清华，深造于美国加利佛尼亚大学伯克利分校，后在美国伊利诺伊大学香... 阅读全文

posted @ 2009-12-29 15:53 Homography Matrix 阅读(431) 评论(0) 推荐(1) 编辑

Advanced digital design【reading notes】

摘要： [ Hazard] If a circuit has a hazard it could exhibit a glitch under certain conditions. There are two types of hazards, static and dynamic. The term static refers to a circuit in which the output shou... 阅读全文

posted @ 2009-12-29 15:34 Homography Matrix 阅读(327) 评论(0) 推荐(1) 编辑

我们只谈硬件：微电子硕士的求职经历【转载】

摘要：【转载】1.序言我们只谈硬件，《微型计算机》上的格言。从喜欢玩游戏培养起来对硬件的热情，没想到后来我真的进入这个行业，不过现在的认知和儿时的想象已经有太多不同。回顾过去一年，真的发生太多的事情，一路坎坷，有辛酸也有洋溢着幸福。以前，逛精华区，看别人写的攻略和感悟，总是心生敬畏。如今自己也打算写上一篇，其实多少会觉得有点xyt的嫌疑，而某大牛面一家拿一个offer却又如此的低调。不过答辩完了，... 阅读全文

posted @ 2009-12-28 17:49 Homography Matrix 阅读(1063) 评论(0) 推荐(2) 编辑

FPGA LE与门【转载】

摘要：转载自：http://hi.baidu.com/liuxingqun/blog/item/077c9ded879b234579f055f4.html 阅读全文

posted @ 2009-12-28 17:09 Homography Matrix 阅读(1521) 评论(0) 推荐(1) 编辑

Basis that U have to know

摘要： FPGA design flow 1. design specification 2. architecture design 3. HDL design entry & test environment design 4. behavior simulation 5. synthesis, HDL to netlist 6. Implementation, place, ro... 阅读全文

posted @ 2009-12-28 17:03 Homography Matrix 阅读(167) 评论(0) 推荐(1) 编辑

FPGA Timing Constraint Strategies

摘要： from:http://www.xilinx.com/itp/xilinx7/books/data/docs/cgd/cgd0040_7.html FPGA Timing Constraint Strategies This section provides general guidelines that explain how to constrain the timing on designs... 阅读全文

posted @ 2009-12-28 15:38 Homography Matrix 阅读(2714) 评论(0) 推荐(1) 编辑

FPGA design flow

摘要： FPGA engineering process usually involves the following stages: Architecture design. This stage involves analysis of the project requirements, problem decomposition and functional simulation (if appl... 阅读全文

posted @ 2009-12-28 10:35 Homography Matrix 阅读(619) 评论(0) 推荐(1) 编辑

如何將parallel轉成serial?如何將serial轉成parallel? (SOC) (Verilog) 【转载】

摘要： http://www.cnblogs.com/oomusou/archive/2009/10/24/p2s_s2p.htmlAbstract在實務上常常需要將parallel轉成serial，然後再將serial轉成parallel，本文討論如何實現這些功能。 Introduction使用環境：NC-Verilog 5.4 + Debussy 5.4 v9 + Quartus II 7.2 很多... 阅读全文

posted @ 2009-12-28 10:08 Homography Matrix 阅读(420) 评论(0) 推荐(1) 编辑

FSM

摘要： Moore and Mealy machineThe next state and the outputs of a Mealy machine depend on the present state and the inputs;The next state of a Moore machine depends on the present state and the inputs,but th... 阅读全文

posted @ 2009-12-23 16:41 Homography Matrix 阅读(468) 评论(0) 推荐(1) 编辑

HOWTO install "Eclipse CDT"

摘要： (1)download JRE(java run enviroment)from: http://www.java.com/zh_CN/download/linux_manual.jsp?locale=zh_CN&host=www.java.com:80select: Linux （自解压文件）文件大小： 19.9 MB (2)download Eclipse IDEfrom: http... 阅读全文

posted @ 2009-12-21 09:50 Homography Matrix 阅读(437) 评论(0) 推荐(1) 编辑

ubuntu router-way connecting setting

摘要： dos中 ipconfig /all获取相关信息准备工作: 1)通过网关,访问路由器记下DNS 服务器备用：陕西省宝鸡市DNS 服务器 218.30.19.50 218.30.19.40，可在windows下运行ipconfig（空格）／all得到。 2)通过网络监视器或者在终端输入ifconfig -a 得到网卡的mac地址(serial)，比如我的是：7a:bc:b2:... 阅读全文

posted @ 2009-12-18 23:13 Homography Matrix 阅读(327) 评论(0) 推荐(1) 编辑

边角

摘要：（1）FPGA 下载方式 .pof对应的是ASP下载方式，下载到 PROM中，脱机运行。.sof对应的是JTAG下载方式，下载到FPGA的内部RAM中，在线调试。 (2)状态机类型从输出时序上看，moore型属于同步输出状态机，而mealy型属于异步输出状态机。moore型的输出仅为当前输入状态的函数，这类状态机在输入发生变化时还必须等到时钟的到来，时钟状态发生变化了才导致输出的变化，所以比me... 阅读全文

posted @ 2009-12-17 15:43 Homography Matrix 阅读(249) 评论(0) 推荐(1) 编辑

KDevelop的使用

摘要： from:http://hi.baidu.com/crb8/blog/item/74aa6b3d1d2012ef3c6d976d.html 安装和启动使用apt-get可以很容易的得到KDevelop，具体如下：(以KDE为例) 1. apt-get build-dep gcc 2. apt-get install kdevelop3 3. 如果你无法获取这些软件包的信息，可以尝试修改/etc/... 阅读全文

posted @ 2009-12-17 12:00 Homography Matrix 阅读(9138) 评论(0) 推荐(2) 编辑

causal filter

摘要： From Wikipediahttp://en.wikipedia.org/wiki/Causal_filterIn signal processing, a causal filter is a linear and time-invariant causal system. The word causal indicates that the filter output depends onl... 阅读全文

posted @ 2009-12-16 10:52 Homography Matrix 阅读(484) 评论(0) 推荐(1) 编辑

FPGA价格划分和预估【转载】

摘要：第一是FPGA价格划分。第二是FPGA的预估。首先第一点：FPGA价格划分。就完全按照altera的来吧。 EP2C cyclone2的器件。35代表其中包含的查找表数量，相当于350x4k门数。其中你还有两个参量没有看到。1.封装、2.器件速度。分开讨论。封装是管脚的具体约束。比如240、256、424、676、另外还有对应的管脚封装形式。比如FBGA等等。具体的写法如下。xx240代表了... 阅读全文

posted @ 2009-12-05 18:05 Homography Matrix 阅读(1062) 评论(0) 推荐(1) 编辑

(转载) 如何計算SDRAM使用頻寬? (SOC) (DE2) (DE2-70) (TRDB-DC2) (TRDB-D5M) (TRDB-LCM) (TRDB-LTM)

摘要： http://www.cnblogs.com/oomusou/archive/2009/02/10/sdram_bandwidth.html转自：萧大侠 blog Abstract 只要使用了VGA、TRDB-LCM或者TRDB-LTM，就會使用SDRAM當作frame buffer，由於SDRAM頻寬有限，若沒妥善分配頻寬，最後影像就會不正確。 Introduction 為什麼需要了解如何計算... 阅读全文

posted @ 2009-12-05 00:04 Homography Matrix 阅读(1048) 评论(0) 推荐(1) 编辑

some ideas on FPGA design

摘要： (1) judge odd or even by LSB of a vector, such as , A[3:0] = 4'b0010, A[0]=0 so A is an even num.B[3:0] =4'b0011, B[0]=1, so B is an odd num. (2) detect an even by compare pre- and current signal[代码](... 阅读全文

posted @ 2009-12-04 17:15 Homography Matrix 阅读(277) 评论(0) 推荐(2) 编辑

在verilog设计中实例化VHDL单元

摘要：在verilog设计中实例化VHDL单元。如果是实例化一个VHDL实体，首先声明一个与你要实例化的VHDL实体同名的module名字，形成一个一般的verilog实例。只有一个实例化的VHDL结构在verilog中构建，没有其他的VHDL结构在verilog中可见。当如此做时，XST使用entity和architecture对作为verilog或VHDL的边界。 XST在verilog设计中实例... 阅读全文

posted @ 2009-12-04 11:22 Homography Matrix 阅读(3862) 评论(0) 推荐(1) 编辑

valid_ready protocol

摘要： http://www.socvista.com/bbs/viewthread.php?tid=2110&extra=&page=1【PIPE】流水线设计中的基本模块大概分成以下几节：　　1，概述及协议 2，valid forward－valid超前 3, bubble collapse －消除气爆... 阅读全文

posted @ 2009-12-02 10:20 Homography Matrix 阅读(3640) 评论(0) 推荐(1) 编辑

Verilog的VGA显示控制

摘要： from : 好友博客：http://www.edabc.net/blog/?uid-20-action-viewspace-itemid-591 一、VGA时序下面的图是本人画了一个晚上的结果，个人认为能够比较详细的阐述VGA的信号时序VGA的时序根据不同的显示分辨率和刷新频率会有变化，具体各种类型的时序信息可以参考下面的网站这里非常详细的说明的每一种显示模式的VGA时序信息http://www... 阅读全文

posted @ 2009-11-29 10:12 Homography Matrix 阅读(10132) 评论(4) 推荐(1) 编辑

VGA timing information

摘要： VGA timing informationfrom：http://www.epanorama.net/documents/pc/vga_timing.html This documents tries to collect together information about standard VGA card timing details. Information form HP mon... 阅读全文

posted @ 2009-11-28 18:32 Homography Matrix 阅读(3110) 评论(0) 推荐(1) 编辑

基于Verilog的VGA驱动设计（一）VGA时序分析

摘要：基于Verilog的VGA驱动设计（一）VGA时序分析http://blog.ednchina.com/tengjingshu/219303/message.aspx VGA时序分析电阻DAC转换网络和640X480的VGA时序图: 图1 扫描频率显示器采用光栅扫描方式，即轰击荧光屏的电子束在CRT屏幕上从左到右（受水平同步信号HSYNC控制）、从上到下（受垂直同步信号VSYNC控制）做有... 阅读全文

posted @ 2009-11-28 17:40 Homography Matrix 阅读(7313) 评论(0) 推荐(1) 编辑

基于FPGA的存储解决方案

摘要：来自： http://bbs.ednchina.com/showtopic.aspx?id=146338 基于FPGA的存储解决方案——概述高效的存储器功能有利于提升基于FPGA的嵌入系统的性能。在嵌入系统中存储器可用来储存软件代码和硬件加速器查找表（LUTs）等。对于系统中的存储器的需求，在很大程度上是由计划的系统实现应用的性质来决定的。如简单的、低成本的系统，... 阅读全文

posted @ 2009-11-25 23:19 Homography Matrix 阅读(2452) 评论(0) 推荐(1) 编辑

Asic design flow

摘要：阅读全文

posted @ 2009-11-25 21:07 Homography Matrix 阅读(410) 评论(0) 推荐(1) 编辑

初探 push interface

摘要： This is apushinterface, and thus conceptuallyreadyis asserted beforevalidis known. Specifically, this meansreadycanbe a combinational function ofvalid, butvalidcannotbe a combinational function ofread... 阅读全文

posted @ 2009-11-25 19:21 Homography Matrix 阅读(258) 评论(0) 推荐(1) 编辑

cross clock domain

摘要： Crossing clock domains - SignalFrom:http://www.fpga4fun.com/CrossClockDomain.html A signal to another clock domain Let's say a signal from clkA domain is needed in clkB domain. It needs to be "synchr... 阅读全文

posted @ 2009-11-25 13:23 Homography Matrix 阅读(1104) 评论(0) 推荐(1) 编辑

FPGA设计中关键问题的研究【转载】

摘要：随着FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高,其在现代数字通信系统中的应用日渐广泛。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一[１]。在信号的处理和整个系统的控制中,FPGA不但能大大缩减电路的体积,提高电路的稳定性,而且其先进的开发工具使整个系统的设计调试周期大大缩短[２～３]。本文结合作者的经验和体会,指出FPGA设... 阅读全文

posted @ 2009-11-20 15:56 Homography Matrix 阅读(924) 评论(5) 推荐(2) 编辑

$random函数【转载】

摘要： Verilog中关于系统任务$random“$random函数调用时返回一个32位的随机数，它是一个带符号的整形数...”,并给出了一个例子：EX-1: reg[23:0] rand; rand=$random%60; //产生一个在 -59—59范围的随机数又给出了一个产生0~59之间的随机数的例子：EX-2: reg[23:0] rand; rand={$r... 阅读全文

posted @ 2009-11-19 10:43 Homography Matrix 阅读(557) 评论(2) 推荐(1) 编辑

Glitch Detector 【脉冲检测电路】

摘要：参考：http://www.socvista.com/bbs/viewthread.php?tid=552&extra=page%3D1&page=4问题描述：输入信号：i_pulse，输出信号：o_found，输入信号是一个比时钟还要窄的脉冲，请问如何在该脉冲发生后及时检测到，并输出o_found = 1进行指示。注意：o_found的输出可以比输入脉冲晚几个时钟周期，但是不能... 阅读全文

posted @ 2009-11-18 15:35 Homography Matrix 阅读(640) 评论(0) 推荐(1) 编辑

导航

公告